據 Woofun AI 消息，華爲半導體業務負責人何庭波於 7 月 3 日在中國科學院預印本平臺 ChinaXiv 發表《多級電子系統的時間微縮理論（陶夫定律）V2》。該版本在 V1 理論框架基礎上，補充了涉及 τ 級時空模型、LogicFolding 架構及 Hi-ONE 光引擎等核心技術的原理說明與物理示意圖，構建了包含 8 章的完整闡述體系。

V2 版本深入闡述了 LogicFolding 中的‘齒輪比’概念，指出當混合鍵合間距接近頂層金屬線路尺寸時，3D 設計空間將從‘宏塊級離散優化’轉變爲‘單元級連續優化’，從而突破傳統 3D 堆疊限制。

此外，論文首次公開了麒麟 2026 與參考型號麒麟 9030 Pro 的電壓、頻率、標準化功耗等批量生產實測數據，以實證方式驗證了以時間常數 τ 爲核心的後摩爾定律縮放理論。