台积电要求开发 5μm HBM 凸块方案

台积电短期沿用微凸块封装 HBM，已要求合作伙伴开发 5μm 级方案，预计 2028 年下半年量产。

Woofun AI 获悉，台积电预计短期内将继续使用传统微凸块技术连接高带宽存储器（HBM）与 AI 加速器，而非采用混合键合。受限于材料开发周期，更细间距的微凸块技术预计将沿用至 HBM4 后期及 HBM5 早期阶段。

台积电已要求材料与设备合作伙伴开发约 5 微米级凸块的键合及底部填充解决方案，韩国和日本供应商已启动相关工作，该级别凸块量产预计于 2028 年下半年开始。目前 HBM3E 凸块高度约为 15–25μm，HBM4 接近 10μm，而 JEDEC 规定 HBM 堆叠最大高度为 775μm。

尽管台积电在 SoIC 平台已应用混合键合，但 HBM 仍通过微凸块安装至硅中介层，SK hynix 和三星电子等供应商分别采用 MR-MUF 和 TC-NCF 工艺完成堆叠。