SK 海力士称 3D DRAM 开发可利用代工工艺

SK海力士副社长指出3D DRAM开发将利用逻辑代工工艺，需解决封装难题并建立新协作体系。

据 Woofun AI 消息，SK 海力士于 9 日表示，下一代 3D DRAM 半导体的开发将利用代工工艺。在 2026 SK 海力士未来论坛上，副社长金庆勋与孙浩英阐述了 3D DRAM 的技术方向，包括在 DRAM 外围电路采用逻辑代工工艺、最大化数据总线带宽及超短距离传输。两人强调，除设计与散热挑战外，还需攻克微细互连、键合及工艺整合等封装难题，并建立超越既有领域的优化与新协作体系。

高丽大学教授申昌焕指出，3D DRAM 旨在打破存储器与逻辑边界，随着器件微细化接近极限，转向 3D 技术已成必然，建议构建联动材料、器件、封装与架构的 AI 设计框架。SK 海力士社长郭鲁正表示，存储器市场已从直线竞争转向多变弯道，企业需灵活适应外部环境变化。