苏姿丰亮剑 2nm Venice：AMD 数据中心新引擎与 MEXT 破局

据 Woofun AI 消息， 首席执行官正式公布基于 2nm 工艺的首个 Venice 计算芯粒，标志着公司全面确立'数据中心时间'的战略转折。这一举措不仅是对硬件制程的迭代，更是 AMD 在 AI 算力供应链中重塑 CPU 核心价值的关键一步，旨在通过 Venice 平台解决当前数据中心面临的内存成本与算力瓶颈双重挑战。

11 月初，AMD 交出了一份亮眼的三季报，其中数据中心业务单季收入达到 85.46 亿美元，同比增长 97%，营收占比攀升至 64%。支撑这一'数据中心时间'的两个关键业务线是 系列 GPU 和 处理器。苏姿丰在业绩声明中指出，随着 整机柜和第六代 EPYC（代号 Venice）的扩产，四季度需求还将加速。

Woofun AI 整理数据显示，Instinct 与 EPYC 的双轮驱动效应正在显现，企业端与云端的营收同比上一年度实现翻倍，第五代 Turin 成为 EPYC 史上爬坡最快的一代。

回顾过去八年，AMD 服务器 CPU 业务经历了从 0 到 1 的演进。美国当地时间 11 月 4 日的'AMD In Depth'技术日上，AMD 官方材料展示了从 2018 年 Naples 到 2026 年 Venice 的六代 EPYC 演进图，单颗 SoC 吞吐能力增长了约 20 倍。AMD 服务器产品副总裁 指出，年初服务器 CPU 份额还在 40% 出头，现在已提升至 40% 中段，每周都有新客户改用 EPYC。财报后的分析认为，凭借整机柜设计和服务器 CPU 的积累，AMD 正成为大型科技公司 AI 算力供应链里的'第二来源'。

第六代 EPYC 代号 Venice、型号 9006 系列，共用 Zen 6 架构，按功耗、内存、IO 和缓存拆分为多个平台。最先出货的旗舰 Venice 9006 SP7 采用 Zen 6c 核心时最多 256 核 512 线程，用高频 Zen 6 核心时最多 96 核 192 线程。其配备 16 通道 DDR5，支持 MRDIMM 12.8GT/s，峰值内存带宽达 1.6TB/s，约为第五代 614GB/s 的 2.6 倍。单路提供 96 条、双路最多 128 条 PCIe Gen 6 通道，全部支持 CXL 3.1。插槽尺寸为 76×80 毫米，功耗档从 400W 到 600W 不等，旨在满足极致内存带宽与高吞吐需求。

差异化平台布局方面，Venice 9006 SP8 面向企业、存储、边缘和电信，核心数覆盖 8 到 128 核，计划 2027 年上半年出货。其内存通道减半至 8 条，但每通道可插两条 DIMM，PCIe Gen 6 通道反而更多（单路 128 条、双路最多 192 条），插槽缩至 62.5×80 毫米，功耗上限 400W。排在 2027 年下半年的还有 Venice-X 9006X SP7 和 Verano 9006 LP。Venice-X 支持 3D V-Cache，最多 96 核、1152MB L3 缓存，频率达 5.3GHz，主攻 EDA、CFD 等技术计算；Verano 则是专门的 AI 头节点，改用 24 通道 LPDDR5X 和 SOCAMM 模块，最多 192 核，旨在拉高 CPU 到自家 GPU 的互联带宽。